  0 PAK 68/3, GAL U4:  State Machine 1 für 68000 Businterface, 16 MHz
  1 26-08-93   V4_16b   Holger Zimmermann @ PE
  3    P4_16
  4 %TYP
  5    GAL20V8A
  6 %PINS
  7    CLK  clk8  !from  !cyc_00  rd  e2  e1  siz1  !as_20  !word  a0
  8    !OE  siz0  !dsack  !dsack1  q0  !vma  !as_00  q1  !lds  !uds         !dtack
  9 %LOGIC
 10 
 11  dsack.OE = VCC;
 12  dsack    = as_20 * dsack1;
 13 
 14  dsack1 <-  as_00 * !dsack1 *  q0 * !q1 * as_20 * rd * !clk8 * dtack
 15          +  as_00 * !dsack1 *  q0 * !q1 * as_20 * rd * !clk8 * vma *              !e1 * e2
 16          +  as_00 * !dsack1 *  q0 *  q1
 17          +  as_00 *  dsack1       * !q1;
 19      q0 <- !as_00 * !dsack1 * !q0 * !q1
 20          + !as_00 * !dsack1 *  q0 * !q1 * !as_20
 21          + !as_00 * !dsack1 *  q0 * !q1 *  as_20 * !clk8
 22          + !as_00 * !dsack1 *  q0 * !q1 *  as_20 * !cyc_00
 23          +  as_00 * !dsack1       * !q1 *  as_20;
 24 
 25      q1 <-  as_00 * !dsack1 *  q0 * !q1 * as_20 * !rd * !clk8 * dtack
 26          +  as_00 * !dsack1 *  q0 * !q1 * as_20 * !rd * !clk8 * vma *                 !e1 * e2
 27          +  as_00 *  dsack1 *  q0 * !q1;
 28 
 29     vma <- !clk8 * !e1 * !e2
 30          + vma * !e2
 31          + vma * !e1
 32          + vma * clk8;
 33 
 34   as_00 <- !as_00 * !dsack1 *  q0 * !q1 * as_20 * clk8 * cyc_00
 35          +  as_00 * !dsack1 * !q0 * !q1 * as_20
 36          +  as_00           *  q0 * !q1 * as_20
 37          +  as_00 * !dsack1 *  q0       * as_20;
 38 
 39     uds <- !as_00 * !dsack1 *  q0 * !q1 * as_20 *  rd * clk8 * cyc_00               * word
 40          + !as_00 * !dsack1 *  q0 * !q1 * as_20 *  rd * clk8 * cyc_00                 * !a0
 41          +  as_00                 * !q1 * as_20 *  rd * uds
 42          +  as_00 * !dsack1 *  q0       * as_20 * !rd * !a0;
 43 
 44     lds <- !as_00 * !dsack1 *  q0 * !q1 * as_20 *  rd * clk8 * cyc_00                 * word
 45          + !as_00 * !dsack1 *  q0 * !q1 * as_20 *  rd * clk8 * cyc_00                 * a0
 46          + !as_00 * !dsack1 *  q0 * !q1 * as_20 *  rd * clk8 * cyc_00                 * !siz0
 47          + !as_00 * !dsack1 *  q0 * !q1 * as_20 *  rd * clk8 * cyc_00                 * siz1
 48          +  as_00                 * !q1 * as_20 *  rd * lds
 49          +  as_00 * !dsack1 *  q0       * as_20 * !rd * a0
 50          +  as_00 * !dsack1 *  q0       * as_20 * !rd * !siz0
 51          +  as_00 * !dsack1 *  q0       * as_20 * !rd * siz1;
 52 
 53 %END